Aktuální vydání

celé číslo

07

2019

Řízení dopravy a budov

celé číslo

Elektrostatický výboj a jeho vliv na spolehlivost integrovaných obvodů (2. část)

Pavel Horský
 

5. Základní principy ochran

 
Hlavní požadavky na ochranné obvody jsou:
  • omezení napětí odvedením proudu vzniklého při ESD,
  • rychlé sepnutí (pod 1 ns),
  • velká proudová zatížitelnost, 3 A nebo více, po dobu 150 ns,
  • malý odpor v sepnutém stavu,
  • minimální plocha na čipu,
  • malá kapacita,
  • malý sériový odpor,
  • malá citlivost na rozptyl výrobního procesu a teplotu,
  • odolnost proti opakovaným pulzům,
  • ochrana proti různým projevům ESD,
  • nesmí ovlivnit správnou funkci obvodu,
  • nesmí zvýšit klidový svodový proud.
Podle typu voltampérové charakteristiky se rozlišují dva základní typy ochranných obvodů.
 
Omezovací ochrana (turn-on clamp) se chová jako Zenerova dioda. Nevýhodou je vysoký výkon (zejména pro velká pracovní napětí), vedoucí k větší velikosti ochranných prvků, které musí být schopny zpracovávat velké výkonové ztráty. Omezovací ochrana se používá hlavně pro napájecí vývody.
 
Spínaná ochrana se záporným dynamickým odporem (snapback clamp) pracuje takto: jestliže napětí překročí spouštěcí napětí, sníží se napětí na zařízení a obvod pracuje s velkými proudy, ale s nižším napětím (tzn. menší výkonovou ztrátu). Spínané ochrany jsou rychlé a malé, ale často nemohou být použity pro napájecí vývody (záleží na spínacím napětí). Některé typy elektromagnetického rušení mohou způsobit, že napětí na spínané ochraně překročí spouštěcí napětí. Je-li maximální napájecí napětí vyšší než přídržné napětí, mohla by ochrana zůstat aktivní s velmi velkým proudem tekoucím z napájecího zdroje do ochrany a ochranný prvek by byl zničen.
 

5.1 Verze ochran

Voltampérové charakteristiky různých ochranných obvodů proti ESD jsou uvedeny na obr. 2.
 

5.1.1 Jednoduchá dioda PN

Dioda PN (obr. 3) tvořená jednoduchým polovodičovým přechodem PN je nejjednodušší typ ochrany proti ESD s minimální požadovanou plochou na čipu. V propustném směru vykazuje malý úbytek napětí, tzn. také nízký výkon a malé rozměry, a během ESD je schopna odvést relativně velké proudy. Není ale vhodná pro použití v závěrném směru, a to pro svůj vysoký odpor v oblasti průrazu v závěrném směru. Je snadné ji modelovat v simulátoru SPICE.
 

5.1.2 Laterální tranzistor NPN v režimu se záporným dynamickým odporem

U součástek CMOS má každý tranzistor NMOS parazitní laterální bipolární tranzistor NPN, jak je znázorněno na obr. 4. Během normální činnosti tranzistoru NMOS je tento parazitní tranzistor NPN zavřený. Může být aktivován vlivem elektrostatického pulzu a vzhledem k tomu, že tento tranzistor má velký přípustný proud, může během elektrostatického výboje odvést značné množství proudu.
 
Ochranné obvody s tranzistorem NMOS mohou být navrženy v několika konfiguracích podle toho, zda je hradlo tranzistoru NMOS uzemněno, nebo je kapacitně vázáno pro zlepšení sepnutí ochrany. Nejzákladnější konfigurace s uzemněným hradlem a činnost tranzistoru NMOS s uzemněným hradlem během elektrostatického pulzu jsou zobrazeny na obr. 4. Když nastane ESD, jím indukovaný proud je injektován do drainu tranzistoru NMOS. Poté, co se nahromadí v celém substrátu v důsledku přidružených reverzních předpětí velké elektrické pole, nastane lavinový průraz. Lavinově generovaný tok elektronů teče směrem k drainu, zatímco díry směřují do substrátu, a tento proud způsobuje úbytek napětí na odporu substrátu. Proud se zvětšuje s růstem drainového proudu a napětí na odporu substrátu nakonec dosáhne přibližně 0,7 V, což otevře přechod emitor–báze (tj. source– substrát). Až úbytek napětí dosáhne spínacího napětí pro laterální tranzistor NPN, tranzistor sepne a začne pracovat v samonapájecím (self bias) režimu. Proud vyvolaný ESD protéká přes substrátový tranzistor PNP a aktuální proudové schopnosti tranzistoru NMOS výrazně vzrostou ve srovnání s povrchovým vedením proudu kanálem. S dalším zvětšováním proudu drainu přejde tranzistor NMOS do režimu tepelného průrazu, který se také nazývá sekundární průraz. Tento průraz vede k nevratnému tepelnému poškození obvodu a ke zvětšení závěrného proudu přechodu.
 
Laterální tranzistor PNP v režimu snapback není vhodný k vytváření obvodů na ochranu proti ESD, protože má velký odpor v sepnutém stavu.
 

5.1.3 Aktivní omezovač

Aktivní omezovače obsahují velké aktivní součástky (většinou NMOS nebo NDMOS) pracující během elektrostatického pulzu v jejich normálním aktivním režimu. Jsou využívány např. k ochraně napájecích vývodů, na kterých se mohou vyskytnout přechodné přepěťové pulzy.
 
Rozlišují se dva základní typy aktivních omezovačů:
  • dynamické aktivní omezovače, obsahující spouštěcí obvod s RC článkem, který je aktivován náběžnou hranou impulzu ESD,
  • statické aktivní omezovače, obsahující spouštěcí obvod a reagující na úroveň napětí (mohou využívat např. Zenerovy diody).

5.1.4 Tyristory

Tyristor může fungovat jako vynikající ochrana proti ESD, protože má schopnost odvést velmi velký proud. Tato vlastnost vyplývá z kombinace vlastností dvou bipolárních tranzistorů ve zpětnovazebním zapojení.
 
Na obr. 6 je ukázán průřez tyristorem a náhradní zapojení. Tyristor je tvořen kombinací bipolárního tranzistoru PNP a NPN. Používá-li se jako ochrana proti ESD, využívají se pouze dva vývody tohoto složeného prvku (anoda a katoda).
 
Když napětí mezi anodou a katodou překročí spínací napětí, tyristor sepne a voltampérová charakteristika vykazuje záporný dynamický odpor. Přídržné napětí je minimální napětí potřebné pro udržení tyristoru v sepnutém stavu. V sepnutém stavu je tyristor provozován s nízkým napětím mezi anodou a katodou a s extrémně malou výkonovou ztrátou, což vede k velké robustnosti z hlediska ochrany proti ESD.
 

5.1.5 Ochranná konfigurace proti vlivu ESD

Proud vyvolaný ESD může projít mezi libovolnými dvěma vývody integrovaného obvodu. Je-li třeba integrovaný obvod dostatečně chránit před poškozením během pulzu ESD, musí ochrana bezpečně odvést proud, který by jinak tekl mezi těmito dvěma vývody. Přitom je také třeba omezit napětí mezi oběma vývody tak, aby obvody k nim připojené nebyly poškozeny. Obecně používané schéma zapojení ochran každého vývodu integrovaného obvodu proti ESD je znázorněno na obr 7.
 
Při použití jednoduchých nízkonapěťových ochran proti ESD může být obvod z obr. 7 překreslen do podoby na obr. 8. Jako ochrana na napájecím napětí UDD je použit tranzistor NMOS s uzemněným hradlem. Na vstupní a výstupní vývody jsou použity ochranné diody ESD s odpovídajícími rozměry, pro sekundární ochranu se volí mnohem menší prvky. Když je na vstupní vývod přivedeno napětí vyšší než UDD o více než prahové napětí diody PN, může být vnitřní obvod napájen z tohoto vstupního vývodu, což je velmi důležitá vlastnost zapojení na obr. 8. Je-li tato vlastnost nežádoucí, lze diodu D2 nahradit
tranzistorem NMOS s uzemněným hradlem a vynechat diodu D1.
 
Situace na obr. 8 je poměrně jednoduchá a typická pro nízkonapětové IC s jedním napájecím zdrojem a jednou zemí. Mnohem složitější je situace, když je použito několik zdrojů (některé z nich mohou mít napětí řádově desítky voltů), několik zemí a používají se vstupní a výstupní vývody pro nízké i pro vysoké napětí. V takovém případě je třeba, aby byla provedena podrobná analýza všech možných cest proudů způsobených ESD mezi jednotlivými vývody.
 

5.1.6 Samochráněný výstupní budič

Samochráněné (self protected) výstupní budiče musí být použity tehdy, když není možné použít výstupní oddělovací rezistor, např. pro požadovanou maximální výstupní impedanci, popř. při požadavku na velkou rychlost nebo odpor spínače.
 
Je-li třeba vytvořit samochráněný výstupní budič, jsou používány speciální typy tranzistorů, které jsou sestaveny podle pravidel ochrany proti ESD. Je také stanovena minimální velikost těchto tranzistorů. Takto vytvořený výstupní budič má srovnatelnou konstrukci jako NMOS s uzemněným hradlem. Příklad zapojení samochráněného výstupního budiče je na obr. 9.
 
Hlavním problémem samochráněných výstupních budičů je potřeba zajistit současné zapnutí celé struktury tranzistoru MOS. Výstupní tranzistory jsou složeny z několika tranzistorů zapojených paralelně. Pokud by jeden (nebo několik) tranzistorů sepnulo dříve, mohl by nastat druhý destruktivní průraz těchto tranzistorů dříve, než se velký proud ESD rozdělí mezi ostatní tranzistory. K rozložení proudu a sepnutí všech tranzistorů přispívají přídavné rezistory v jejich drainech. Tyto rezistory mohou být tvořeny např. přímo v drainu výstupních tranzistorů úpravou oblasti drainu (prodloužení aktivní oblasti a využití vlastního odporu této aktivní oblasti).
 

6. Závěr

 
Pozornost technické veřejnosti je obvykle věnována neustálému zmenšování prvků integrovaných obvodů (IC). Nutnost zavést opatření pro zvýšení spolehlivosti a snížení vlivu namáhání při výrobě a montáži IC poněkud uniká z jejich zorného pole. Odolnost proti vlivu elektrostatického výboje (ESD) je u IC základním požadavkem vedoucím k dosažení jejich velké spolehlivosti. Ta se musí brát na zřetel během celého životního cyklu od návrhu až po užití IC. V článku je přehledově popsána problematika vzniku a vlivu elektrostatického výboje (ESD) na integrovaný obvod v oblasti od vypracování návrhu zapojení IC, včetně opatření pro zvětšení jejich odolnosti proti ESD, přes doporučení pro výrobu a výrobní testování IC až po konstrukci zapojení IC, která mohou být použita ke zvýšení jejich odolnosti proti vlivu ESD.
 
Problematika ESD u integrovaných obvodů je stále aktuální a zejména moderní submikronové součástky jsou velmi citlivé na elektrostatické výboje, a proto vyžadují dobrou ochranu všech vývodů. Testy vlivu ESD jsou velmi důležité pro dosažení vysoké spolehlivosti IC. V článku jsou uvedeny a porovnány základní testovací metody, které se používají k charakterizaci IC, popsána poškození vlivem ESD, dále to, jak vznikají a jak se projevují, a hlavní pozornost je věnována popisu základních obvodových řešení omezujících vliv ESD, protože návrháři zařízení a uživatelé IO by měli znát základní projevy a opatření proti vlivu ESD, včetně opatření, která se používají již při navrhování těchto obvodů.
 
Literatura:
[1] HORSKÝ, P.: Elektrostatický výboj (ESD) a testování jeho vlivu u integrovaných obvodů. Electronic Engineering Magazine, 1/2008, s. 43–47.
[2] HORSKÝ, P.: Poškození integrovaných obvodů vlivem elektrostatického výboje. Electronic Engineering Magazine, 2/2008, s. 29–31.
[3] AMERASEKERA, A. – DUVVURY, C.: ESD in Silicon Integrated Circuits. John Willey & Sons, 2002.
[4] WANG, A. Z. H.: On-Chip ESD Protection for Integrated Circuits: An IC Design Perspective. Kluwer Academic Publishers, 2002.
 
Dr. Ing. Pavel Horský,
ON Design Czech, s. r. o.
 
Recenzovali: doc. Ing. Julius Foit,
katedra mikroelektroniky FEL ČVUT v Praze;
Ing. Miroslav Vondra, EZÚ
 
Obr. 2. Voltampérové charakteristiky různých typů ochran proti ESD
Obr. 3. Dioda PN
Obr. 4. Tranzistor NMOS s uzemněným hradlem
Obr. 5. Aktivní omezovač (vlevo dynamický, vpravo statický)
Obr. 6. Tyristorová ochrana
Obr. 7. Obecně používané schéma zapojení ochran proti ESD    
Obr. 8. Zapojení ochran proti ESD s diodami a MOS s uzemněným hradlem
Obr. 9. Samochráněný výstupní budič